Der Zentralprozessor

Der Zentralprozessor (engl. central processing unit, Abkürzung CPU) besteht bei klassischen Rechnerarchitekturen aus dem Steuerwerk, dem Rechenwerk und Registerspeichern. Das Steuerwerk (engl. control unit) steuert die Reihenfolge, in der das Rechenwerk die Befehle eines Programms ausführt. Die Programmbefehle werden entschlüsselt und in eine für das Rechenwerk verständliche Form umgesetzt. Der zeitliche Ablauf wird durch einen Taktgeber gesteuert. Die vom Steuerwerk entschlüsselten Befehle werden vom Rechenwerk (engl. arithmetic logic unit, Abkürzung ALU) ausgeführt. Die Registerspeicher (engl. register) erlauben das kurzfristige, temporäre Speichern von Daten, Befehlen und Speicheradressen.

Ein Prozessorbefehl besteht aus einem Operationsteil, der die auszuführende Aktion beschreibt, und einem Operandenteil, der die Speicheradressen der Daten oder die Daten selbst enthält, die mit der Operation zu verarbeiten sind. Der Befehlszyklus für das interne Abarbeiten von Befehlen im Zentralprozessor kann wie folgt allgemein zusammengefasst werden: Der Befehl wird aus dem Primärspeicher des Rechners in das Steuerwerk übertragen.Der Befehl wird aus dem Primärspeicher des Rechners in das Steuerwerk übertragen. Der Befehl wird im Steuerwerk entschlüsselt. Die Operanden-Adressen oder das Sprungziel wird errechnet. Die Operanden werden geholt. Die Operation wird ausgeführt. Das Ergebnis der Operation wird an der gewünschten Stelle gespeichert. Der interne Befehlszähler im Steuerwerk wird um eins erhöht.

• MIPS (Abkürzung für million instructions per second)
• MFLOPS (Abkürzung für million floating point operations per second)

Die Übertragung von Daten zwischen der Zentraleinheit und peripheren Geräten und zwischen den Komponenten eines Zentralprozessors erfolgt über ein Bussystem. Ein Bus besteht aus mehreren Leitungswegen, die parallel verlaufen. Der Bus erspart die direkte Verknüpfung aller Komponenten untereinander. Er kann allerdings zu einem Zeitpunkt jeweils nur von zwei Komponenten zur Kommunikation genutzt werden. Innerhalb der Zentraleinheit wird der Bus in der Regel in Bereiche für den eigentlichen Datentransfer, die Adressierung und die Steuerung aufgeteilt. Man spricht daher auch von einem Daten-, einem Adress- und einem Steuerbus.

• EISA (Abkürzung für extended industry standard architecture): Der EISA-Bus unterstützt eine Datenbusbreite von 32 Bit
• PCI (Abkürzung für peripheral component interconnect): Ein 1991 von vielen Computerherstellern auf den Markt gebrachtes Bussystem, das einen neuen Standard festgelegt hat. Der PCI-Bus hat eine Datenbreite von 32 Bit. Die am Bus anliegende Taktfrequenz liegt zwischen 25 und 33 MHz. In Verbindung mit der entsprechenden Software (dem BIOS, vgl. Abschnitt 6.5) erlaubt PCI eine einfache Konfiguration von Peripheriekompontenen.

Als grundlegendes Architekturprinzip von Computern wird auch heute noch die VON-NEUMANN-Architektur verwendet. Der Aufbau entspricht den bereits oben dargestellten Konzepten (siehe Abblidung). Charakteristisch ist das sequentielle Abarbeiten der einzelnen Befehle eines Programms. Das Ausführungsprinzip wird auch als SISD (Abkürzung für single instruction, single data) bezeichnet. Die Verarbeitungsgeschwindigkeit eines Rechners kann gesteigert werden, wenn verschiedene Daten parallel verarbeitet werden. Werden durch mehrere Prozessoren unterschiedliche Befehle mit unterschiedlichen Daten ausgeführt, so spricht man von einer MIMD-Architektur (Abkürzung für multiple instruction, multiple data). Bei einer SIMD-Architektur (Abkürzung für single instruction, multiple data) wird dagegen der gleiche Befehl parallel mit unterschiedlichen Daten ausgeführt.

• Beim CISC-Prinzip wird der Befehlsvorrat des Prozessors durch Sprachelemente von höheren Programmiersprachen (vgl. Abschnitt Fehler! Verweisquelle konnte nicht gefunden werden.) vergrößert. Für einen dieser komplexen Befehle werden in der Regel mehrere Prozessortakte benötigt. CISC-Architekturen sind besonders für technische Anwendungen (z.B. in Prozessrechnern) geeignet.
• Das RISC-Prinzip versucht die Tatsache auszunutzen, dass in ca. 80% Prozessorzeit nur 20% des verfügbaren Befehlsvorrats genutzt werden. Es wurden daher Prozessoren mit einem geringeren Befehlsvorrat gebaut, die komplett in einem Takt abgearbeitet werden. Die Befehle sind gleich lang und haben alle das selbe Format. Auf diese Weise wird ein schnelles Entschlüsseln und Abarbeiten möglich.