DE102013019646A1 - Regelkreisschaltungen und Verfahren - Google Patents

Regelkreisschaltungen und Verfahren Download PDF

Info

Publication number
DE102013019646A1
DE102013019646A1 DE102013019646.9A DE102013019646A DE102013019646A1 DE 102013019646 A1 DE102013019646 A1 DE 102013019646A1 DE 102013019646 A DE102013019646 A DE 102013019646A DE 102013019646 A1 DE102013019646 A1 DE 102013019646A1
Authority
DE
Germany
Prior art keywords
signal
delay
loop circuit
sawtooth
closed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013019646.9A
Other languages
English (en)
Inventor
Duncan McLeod
Farshid Nowshadi
David Chappaz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Technologies International Ltd
Original Assignee
Cambridge Silicon Radio Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Silicon Radio Ltd filed Critical Cambridge Silicon Radio Ltd
Publication of DE102013019646A1 publication Critical patent/DE102013019646A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter

Abstract

Die vorliegende Erfindung stellt eine Regelkreisschaltung bereit, bei der das Eingangstaktsignal gemäß einem Sägezahnsignal verzögert wird, um einen Bereich von Frequenzen auszugeben, die nicht unbedingt gleich einem ganzzahligen Vielfachen des Eingangstaktsignals sind. Der Absolutwert der Verzögerung (d. h. die Differenz zwischen dem Maximal- und Minimalwert der Sägezahnverzögerung) kann durch Detektieren des Werts des Schaltungsphasendetektors am Umlaufpunkt des Sägezahns kalibriert werden.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft Regelkreisschaltungen und insbesondere Phasenregelkreisschaltungen und Verfahren zum Steuern von Phasenregelkreisschaltungen.
  • Stand der Technik
  • Ein Phasenregelkreis bzw. PLL ist eine wohlbekannte Schaltung zum Erzeugen von Signalen, die eine vorbestimmte Frequenzbeziehung mit einem Referenzsignal aufweisen. In seiner einfachsten Form umfasst ein PLL einen Oszillator, der mittels einer Rückkopplungsschleife gesteuert wird. Die Rückkopplungsschleife nimmt das Ausgangssignal des Oszillators, vergleicht es mit dem Referenzsignal und justiert den Oszillator entsprechend. Der PLL kann einen Phasenkomparator zum Vergleichen der Phase des Ausgangssignals mit der des Referenzsignals und ein Steuermittel, wie etwa eine Ladungspumpe, zum Ausgeben eines Signals, das die Frequenz des Oszillators abhängig von dem Vergleich entweder vergrößert oder verkleinert, umfassen. Ein Tiefpassfilter kann verwendet werden, um durch das Steuermittel erzeugte Störsignale zu unterdrücken, bevor sie den Oszillator erreichen.
  • Die Rückkopplungsschleife kann auch einen Teiler zum Teilen des Ausgangssignals, bevor es den Phasenkomparator erreicht, umfassen, und auf diese Weise kann der PLL gesteuert werden, Signale zu erzeugen, die Frequenzen aufweisen, die ganzzahlige Vielfache der Referenzsignalfrequenz sind. Bestimmte PLL sind in der Lage, Ausgangssignale zu erzeugen, die nicht ganzzahlige Vielfache der Referenzsignalfrequenz sind, indem ein nicht ganzzahliger Teiler in der Rückkopplungsschleife angewandt wird. Zum Beispiel kann eine Sigma-Delta-Schaltung in der Rückkopplungsschleife verwendet werden, um unterschiedliche ganze Zahlen anzuwenden, die dessen ungeachtet im Mittel der erforderliche Bruch sind. Ein Beispiel für einen Frequenzregelkreis bzw. FLL gemäß dieser Art wird in der US-Patentschrift Nr. 2009/0033376 gezeigt.
  • Der Teiler in solchen PLL (ganzzahlig oder nicht ganzzahlig) ist jedoch meist sehr strombedürftig, und deshalb sind sie nicht für alle Anwendungen geeignet. Es ist ein alternatives Verfahren zum Erzeugen von Signalen erforderlich.
  • Kurzfassung der Erfindung
  • Gemäß einem Aspekt der vorliegenden Erfindung wird eine Regelkreisschaltung bereitgestellt, umfassend: eine Verzögerungszelle zum Empfangen eines Taktsignals, Anwenden einer Verzögerung gemäß einem Sägezahnmuster und Ausgeben eines verzögerten Taktsignals; einen Komparator zum Vergleichen der Phase des verzögerten Taktsignals und der Phase eines Ausgangssignals und Ausgeben eines Vergleichssignals; einen Integrierer zum Integrieren des Vergleichssignals und Ausgeben eines integrierten Signals; einen Oszillator zum Erzeugen des Ausgangssignals, gesteuert durch das integrierte Signal; und Rückkopplungsschaltkreise zum Messen des Vergleichssignals an einem Umlaufpunkt (engl. wrap point) des Sägezahnmusters und Steuern der Amplitude des Sägezahnmusters in Abhängigkeit von dem gemessenen Vergleichssignal.
  • Kurze Beschreibung der Zeichnungen
  • Für ein besseres Verständnis der vorliegenden Erfindung und um deutlicher zu zeigen, wie sie realisiert werden kann, wird nun anhand von Beispielen auf die folgenden Zeichnungen Bezug genommen. Es zeigen:
  • 1 eine Regelkreisschaltung gemäß Ausführungsformen der vorliegenden Erfindung;
  • 2 eine Schemazeichnung der Beziehung des Sägezahnsignals und des Ausgangssignals des Phasenkomparators; und
  • 3 eine Schemazeichnung einer Servoschleife gemäß Ausführungsformen der vorliegenden Erfindung.
  • Ausführliche Beschreibung
  • 1 zeigt eine Regelkreisschaltung 10 gemäß Ausführungsformen der vorliegenden Erfindung.
  • Die Schaltung 10 umfasst einen Eingang 12 zum Empfangen eines Taktsignals. Das Taktsignal wird an eine Verzögerungszelle 14 angelegt und das verzögerte Taktsignal wird an einen Phasenkomparator 16 ausgegeben. Die Funktionsweise der Verzögerungszelle 14 wird nachfolgend ausführlicher beschrieben. Ein spannungsgesteuerter Oszillator (VCO) 18 erzeugt ein Ausgangssignal, das eine Frequenz und eine Phase aufweist, und dieses Signal wird auch dem Phasenkomparator 16 zugeführt.
  • Der Phasenkomparator 16 vergleicht die Phase des Ausgangssignals und des verzögerten Taktsignals und gibt ein Vergleichssignal aus, das die Phasendifferenz der zwei Signale repräsentiert. Zum Beispiel kann das Vergleichssignal eine Spannungsamplitude aufweisen, die mit der Phasendifferenz in Beziehung steht. Das Vergleichssignal wird zu einem Integrierer 20 geleitet, der es integriert und ein Steuersignal erzeugt. Bei dem Integrierer 20 kann es sich um beliebige Schaltkreise handeln, die ein ankommendes Signal integrieren, wie für Fachleute verständlich wäre. Zum Beispiel kann der Integrierer 20 ein digitales Schleifenfilter umfassen. Das Steuersignal wird dann durch einen Digital-Analog-Umsetzer (DAC) 22 in analog umgesetzt und das analoge Steuersignal wird zur Steuerung der Frequenz des VCO 18 verwendet.
  • Für Fachleute ist ersichtlich, dass die oben beschriebenen Komponenten zum großen Teil einer herkömmlichen digitalen Phasenregelkreisschaltung entsprechen. Das heißt, die Wirkung der Schleife ist das Verriegeln der Frequenz und Phase des durch den VCO 18 erzeugten Ausgangssignals mit der des verzögerten Taktsignals oder typischer einem ganzzahligen Vielfachen der Frequenz des verzögerten Taktsignals.
  • Es ist jedoch wünschenswert, dass die Schaltung einen Bereich von Frequenzen ausgibt und die Schaltung insbesondere Frequenzen ausgibt, die nicht ganzzahlige Vielfache des Taktsignals sind. Wie die Schaltung 10 gesteuert werden kann, um solche Frequenzen auszugeben, wird nachfolgend beschrieben.
  • Falls das Taktsignal eine konstante Frequenz aufweist und die durch die Verzögerungszelle 14 angewandte Verzögerung auch konstant ist, tastet der Phasenkomparator 16 unter stationären Bedingungen das VCO-Ausgangssignal einheitlich mit derselben Phase ab. Frequenz und Phase des Ausgangssignals stimmen deshalb mit der des verzögerten Taktsignals (oder in der Praxis einem ganzzahligen Vielfachen des verzögerten Taktsignals) überein.
  • Wenn die auf das Taktsignal angewandte Verzögerung zwischen Abtastpunkten inkrementiert wird, besteht jedoch eine Phasendifferenz Δϕ zwischen dem verzögerten Taktsignal und dem VCO-Ausgangsignal entsprechend dem Verzögerungsinkrement in dieser Abtastperiode. Die Wirkung des Phasenregelkreises besteht dann darin, dieser Phasendifferenz entgegenzuwirken, und die Frequenz des VCO-Ausgangssignals wird entsprechend angepasst. Falls die Verzögerung für nachfolgende Perioden auf demselben inkrementierten Wert bleibt, kehrt das VCO-Ausgangssignal letztendlich zu seiner ursprünglichen Frequenz zurück und rastet auf die Phase des etwas verzögerten Taktsignals ein. Falls die auf das Taktsignal angewandte Verzögerung an jedem Abtastpunkt inkrementiert wird, wird die Frequenz des VCO-Ausgangssignals jedoch einheitlich geändert, um so den durch die Verzögerungszelle 14 angewandten inkrementellen Phasendifferenzen entgegenzuwirken. Die Frequenz des Ausgangssignals ist nicht mehr ein ganzzahliges Vielfaches des Taktsignals, sondern wird durch die Wirkung der durch die Verzögerungszelle 14 an jedem Abtastpunkt angewandten inkrementellen Phasenverschiebung von dem ganzzahligen Vielfachen justiert. Durch Steuern des Betrags des an jedem Abtastpunkt angewandten Verzögerungsinkrements kann die Phasenregelkreisschaltung 10 gesteuert werden, ein Signal auszugeben, dessen Frequenz einen Bereich von Werten unterhalb von ganzzahligen Vielfachen der Taktfrequenz annehmen kann. Das heißt, die Ausgangsfrequenz wird relativ zum ganzzahligen Vielfachen der Taktfrequenz verkleinert.
  • Obwohl es oben mit Bezug auf eine inkrementierende Verzögerung beschrieben wird, ist für Fachleute ersichtlich, dass die Frequenz des VCO-Ausgangssignals durch Dekrementieren der Verzögerung an sukzessiven Abtastpunkten gesteuert werden kann, einen Bereich von Werten über ganzzahligen Vielfachen der Taktfrequenz anzunehmen. Das heißt, die Ausgangsfrequenz wird relativ zum ganzzahligen Vielfachen der Taktfrequenz vergrößert. Die Verzögerungszelle 14 kann deshalb so gesteuert werden, die Frequenz des VCO-Ausgangssignals zu ändern.
  • Man nehme zum Beispiel an, dass die Frequenz des VCO-Ausgangssignals das n-fache der Frequenz des Taktsignals beträgt, wobei n eine ganze Zahl größer oder gleich 1 ist. Im eingerasteten Zustand gilt deshalb für jede Abtastperiode nTv = Tc, wobei Tv die Periode des VCO-Ausgangssignals und Tc die Periode des Taktsignals ist.
  • Falls das Taktsignal in jeder Abtastperiode um einen Betrag Δτ, wie oben beschrieben, verzögert wird, gilt im eingerasteten Zustand
    Figure DE102013019646A1_0002
  • Das heißt, die Periode des VCO-Ausgangssignals ist ausgelegt, einen anderen Wert anzunehmen, größer, falls Δτ positiv ist (was zu einer niedrigeren Frequenz führt), kleiner, falls Δτ negativ ist (was zu einer höheren Frequenz führt). Der Betrag von Δτ steuert die Frequenzänderung.
  • Natürlich ist es nicht praktikabel, die durch die Verzögerungszelle 14 angewandte Verzögerung endlos zu inkrementieren oder zu dekrementieren. Die Verzögerungszelle 14 besitzt eine endliche Kapazität, und letztendlich muss die Verzögerung auf ihren Startwert ”umlaufen” (engl. ”wrap”). Zum Beispiel beginnt bei einer Ausführungsform der Wert der Verzögerung bei einem Minimalwert (der null sein kann), nimmt in Schritten zu, erreicht einen Maximalwert und springt dann zurück zum Minimalwert. Bei anderen Ausführungsformen beginnt der Wert der Verzögerung bei einem Maximalwert, verkleinert sich in Schritten, erreicht einen Minimalwert (der null sein kann) und springt dann zurück zum Maximalwert. In jedem Fall kann diese Signalform allgemeiner als Sägezahnmuster beschrieben werden.
  • Die Schaltung 10 umfasst deshalb ferner einen Sägezahngenerator 24, der ein Signal erzeugt, das ein Sägezahnmuster aufweist, und dieses Signal der Verzögerungszelle 14 zuführt, so dass die durch die Zelle 14 angewandte Verzögerung wie oben beschrieben in einem Sägezahnmuster variiert. Fachleuten werden verschiedene Mittel zur Erzielung der Sägezahnverzögerung ersichtlich sein, und die Erfindung ist nicht auf irgendwelche konkrete Mittel beschränkt, wenn es nicht so in den angefügten unabhängigen Ansprüchen definiert wird.
  • Bei der dargestellten Ausführungsform umfasst der Sägezahngenerator 24 einen Rampensignalgenerator 26, der ein Rampensignal erzeugt, und ein Verstärkungselement 28, das einen Verstärkungsfaktor auf das Rampensignal anwendet. Der Wert des Rampensignals vergrößert oder verkleinert sich inkrementell, bevor er zu seinem ursprünglichen Startwert umläuft (engl. wrapping). Zum Beispiel kann der Rampengenerator ein Mehrbitregister umfassen, dessen Wert in Inkrementen zunimmt oder abnimmt, bis der Wert des in dem Register gespeicherten Binärwerts auf null umläuft und sich der Prozess dann wiederholt.
  • Der Wert des Inkrements steuert die Frequenzänderung des VCO-Ausgangssignals (vgl. die oben dargelegten Gleichungen); dies kann als konstanter Wert gesetzt (falls der VCO ein konstantes Signal ausgeben soll) oder über einen weiteren Eingang 30 gesteuert werden. Bei einer Ausführungsform führt der Eingang 30 dem Rampengenerator 26 ein Steuersignal zu, um den Wert des Inkrements zu setzen. Der Eingang 30 kann einen oder mehrere Datenströme empfangen, wodurch das Steuersignal und deshalb die Frequenz des VCO-Ausgangssignals gemäß diesen Daten moduliert wird. Auf diese Weise kann die Schaltung 10 verwendet werden, um ein Ausgangssignal zu erzeugen, dessen Frequenz gemäß einem oder mehreren Eingangsdatenströmen moduliert wird.
  • Um korrekt zu arbeiten, ist ersichtlich, dass die durch die Verzögerungszelle 14 angewandte absolute Zeitverzögerung so kalibriert werden muss, dass, wenn die Verzögerungszelle 14 umläuft, die Verzögerungsänderung gleich einer oder einem ganzzahligen Vielfachen der Periode des VCO-Ausgangssignals ist. Es wird jedoch eine einzige Periode des VCO-Ausgangssignals bevorzugt, andernfalls wird die Verzögerungszelle 14 größer und schwieriger zu entwerfen.
  • 2 ist ein Graph der Beziehung zwischen der Phase des der Verzögerungszelle 14 zugeführten Sägezahnsignals (gestrichelte Linie) und dem Ausgangssignal des Phasenkomparators 16 (durchgezogene Linie). Bei der dargestellten Ausführungsform inkrementiert das der Verzögerungszelle zugeführte Sägezahnsignal allmählich von einem Minimalwert zu einem Maximalwert, bevor es umläuft, es sollte aber Fachleuten klar sein, dass das Signal genauso gut von einem Maximalwert zu einem Minimalwert dekrementieren könnte, bevor es umläuft.
  • Der Graph zeigt die Situation, bei der die durch die Verzögerungszelle 14 angewandte absolute Verzögerung nicht korrekt kalibriert ist. Es ist ersichtlich, dass das Ausgangssignal des Phasenkomparators 16 dem Sägezahnsignal dicht folgt, und dies ist zu erwarten, wenn die Schleife eingerastet ist. Es bestehen im Verlauf jedes Rampenzyklus (aufgrund vieler Faktoren) geringfügige Unterschiede, aber insgesamt sind die beiden Kurven einander nahe.
  • Am Anfang jedes Rampenzyklus (d. h. unmittelbar nach dem Umlaufpunkt) ist das Ausgangssignal des Phasenkomparators 16 jedoch signifikant von dem Rampensignal verschieden. Das Ausgangssignal des Phasenkomparators 16 schwingt um einen bestimmten Wert über das Rampensignal. Der Grund dafür besteht darin, dass der absolute Betrag des Rampensignals (d. h. die Differenz zwischen dem Maximalwert und dem Minimalwert) nicht gleich einer ganzzahligen Anzahl von Perioden ist. Wenn der Wert des Rampensignals umläuft, und somit der Wert der Verzögerung umläuft, springt die Phase des Ausgangssignals der Verzögerungszelle deshalb relativ zu dem VCO-Ausgangssignal.
  • Die Auswirkung einer falsch kalibrierten Verzögerungsamplitude ist das Einführen von Störungen in das Ausgangsspektrum des VCO 18, wodurch die Gesamtleistungsfähigkeit jedes Systems, mit dem die Schaltung 10 verbunden ist, beeinträchtigt werden kann. Es ist deshalb wichtig, dass die Amplitude der Verzögerungsleitung jederzeit korrekt kalibriert ist. Außerdem sollte die Kalibration vorzugweise dynamisch sein, um die Beschaffenheit der analogen Komponenten in der Verzögerungszelle 14, Temperaturdrift und Prozessschwankungen, die sich alle mit der Zeit auf die absolute Verzögerung auswirken, zu berücksichtigen.
  • Die Erfinder haben die Korrelation des Ausgangssignals des Sägezahngenerators 24 und des Ausgangssignals des Phasendetektors 16 am Umlaufpunkt des Sägezahnsignals (und somit der Verzögerung) bemerkt. Insbesondere hängt die Differenz zwischen dem Ausgangssignal des Phasendetektors 16 und dem Sägezahnsignal (in 2 mit d markiert) monoton mit dem Amplitudenfehler zusammen. Diese Korrelation kann unter Verwendung diverser Verfahren verwendet werden, um die Amplitude des Sägezahnsignals servozusteuern, einen Optimalwert anzunehmen, so dass der Wert von d auf ein Minimum und vorzugweise auf null verringert wird.
  • Gemäß Ausführungsformen der vorliegenden Erfindung umfasst die Schaltung 10 deshalb ferner eine zwischen den Ausgang des Phasendetektors 16 und das Verstärkungselement 28 geschaltete Servoschleife. Die Servoschleife umfasst einen Verzögerungskalibrationsblock 32, der das Ausgangssignal des Phasendetektors 16 am Umlaufpunkt der Verzögerungszelle 14 detektiert und diese Informationen zum Kalibrieren des absoluten Betrags der Verzögerung durch Justieren des Verstärkungsfaktors, der im Verstärkungselement 28 angewandt wird, zu kalibrieren.
  • 3 zeigt einen Verzögerungskalibrationsblock 32 gemäß bestimmten Ausführungsformen der vorliegenden Erfindung.
  • Der Block 32 umfasst ein Gatter 34, das das Ausgangssignal des Phasendetektors 16 und ein Triggersignal erhält. Wenn die Verzögerungszelle 14 oder das Sägezahnsignal umläuft, steuert das Triggersignal das Gatter 34, um das Ausgangssignal des Phasendetektors 16 torzuschalten. Bei einer Ausführungsform wird das Ausgangssignal des Phasendetektors 16 am ersten verfügbaren Abtastpunkt nach dem Umlaufpunkt torgeschaltet. Das Triggersignal kann aus dem Sägezahngenerator 24 (wie dargestellt) empfangen oder durch den Kalibrationsblock 32 selbst auf der Basis des Sägezahnsignals erzeugt werden.
  • Das Ausgangssignal des Gatters 34 wird einem ersten Integrierer 36 (Integrierer 1) zugeführt, der das Signal über mehrere Taktzyklen integriert. Für Fachleute ist ersichtlich, dass auf diese Weise verschiedene Schaltungen verwendet werden können, um ein Signal zu integrieren.
  • Das Ausgangssignal des ersten Integrierers 36 wird einem Schwellendetektor 38 oder Komparator zugeführt, der das integrierte Signal mit einem oberen und unteren Schwellenwert vergleicht. Bei einer Ausführungsform sind der obere und untere Schwellenwert symmetrisch um einen Zielwert angeordnet. Bei einer Ausführungsform, bei der der Zielwert null ist, sind der obere und untere Schwellenwert symmetrisch positiv bzw. negativ.
  • Wenn das integrierte Signal eine Schwelle erreicht, gibt der Detektor 38 ein Steuersignal an einen zweiten Integrierer 40 aus. Wenn zum Beispiel das integrierte Signal einen oberen oder unteren Schwellenwert erreicht, kann der Detektor 38 je nach Fall ein Inkrement-/Dekrement-Signal ausgeben, wodurch der zweite Integrierer 40 angewiesen wird, seinen Wert zu inkrementieren oder zu dekrementieren. Der Detektor 38 erzeugt außerdem ein Löschsignal für den ersten Integrierer 36, um den ersten Integrierer 36 bei null neu zu starten.
  • Das Ausgangssignal des zweiten Integrierers 40 wird dann zum Steuern des Werts des in dem Verstärkungselement 28 angewandten Verstärkungsfaktors (und deshalb der absoluten Amplitude der in der Verzögerungszelle 14 angewandten Verzögerung) verwendet.
  • Die mit Bezug auf 3 beschriebene Ausführungsform erlaubt, dass die Kalibration mit einer Rate (durch geeignete Einstellung der oberen und unteren Schwelle) dergestalt auftritt, dass die Verzögerung so justiert werden kann, wie es notwendig ist, um Temperaturschwankungen usw. zu berücksichtigen, aber ohne selbst Störungen durch zu schnelle Änderungen einzuführen. Für Fachleute ist jedoch ersichtlich, dass verschiedene Mittel verwendet werden können, um den Absolutwert der Verzögerung auf der Basis des Werts des Phasendetektorausgangssignals am Umlaufpunkt zu steuern, ohne vom Schutzumfang der Erfindung abzuweichen.
  • Der Verzögerungskalibrationsblock 32 kann ausgelegt sein, das Ausgangssignal des Phasendetektors 16 an jedem Umlaufpunkt abzutasten, um die absolute Verzögerung kontinuierlich durch Verwendung der Schaltung 10 zu kalibrieren. Um Energie zu sparen, kann der Kalibrationsblock 32 jedoch ausgelegt sein, das Phasendetektorausgangssignal nur an einer Teilmenge der Umlaufpunkte abzutasten (z. B. jeden zweiten Umlaufpunkt oder einmal alle x Umlaufpunkte, wobei x eine ganze Zahl größer oder gleich 1 ist). Bei weiteren alternativen Ausführungsformen kann dieser Verzögerungskalibrationsblock 32 nur in bestimmten definierten Fällen (z. B. beim Herauffahren) zur Kalibration der absoluten Verzögerung verwendet oder periodisch aktiviert werden, um die Kalibration der absoluten Verzögerung je nach Notwendigkeit zu aktualisieren.
  • Die vorliegende Erfindung stellt deshalb eine Regelkreisschaltung bereit, bei der das Eingangstaktsignal gemäß einem Sägezahnsignal verzögert wird, um einen Bereich von Frequenzen auszugeben, die nicht unbedingt gleich einem ganzzahligen Vielfachen des Eingangstaktsignals sind. Der Absolutwert der Verzögerung (d. h. die Differenz zwischen dem Maximal- und Minimalwert der Sägezahnverzögerung) kann durch Detektieren des Werts des Schaltungsphasendetektors am Umlaufpunkt des Sägezahns kalibriert werden.
  • Für Fachleute ist ersichtlich, dass verschiedene Ergänzungen und Abänderungen an den oben beschriebenen Ausführungsformen vorgenommen werden können, ohne von dem Schutzumfang der Erfindung, wie er in den angefügten Ansprüchen definiert wird, abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2009/0033376 [0003]

Claims (12)

  1. Regelkreisschaltung, umfassend: eine Verzögerungszelle zum Empfangen eines Taktsignals, Anwenden einer Verzögerung gemäß einem Sägezahnmuster und Ausgeben eines verzögerten Taktsignals; einen Komparator zum Vergleichen der Phase des verzögerten Taktsignals und der Phase eines Ausgangssignals und Ausgeben eines Vergleichssignals; einen Integrierer zum Integrieren des Vergleichssignals und Ausgeben eines integrierten Signals; einen Oszillator zum Erzeugen des Ausgangssignals, gesteuert durch das integrierte Signal; und Rückkopplungsschaltkreise zum Messen des Vergleichssignals an einem Umlaufpunkt des Sägezahnmusters und Steuern der Amplitude des Sägezahnmusters in Abhängigkeit vom gemessenen Vergleichssignal.
  2. Regelkreisschaltung nach Anspruch 1, wobei das Sägezahnmuster wiederholte Zyklen von sequenziell inkrementierenden oder dekrementierenden Verzögerungswerten, gefolgt von einem Umlaufpunkt, umfasst.
  3. Regelkreisschaltung nach Anspruch 1 oder 2, wobei die Verzögerung für sukzessive Übergänge des Taktsignals zwischen einem Minimalverzögerungswert und einem Maximalverzögerungswert, gefolgt von einem Umlaufpunkt zum Minimalverzögerungswert, inkrementiert oder für sukzessive Übergänge des Taktsignals zwischen einem Maximalverzögerungswert und einem Minimalverzögerungswert, gefolgt von einem Umlaufpunkt zum Maximalverzögerungswert, dekrementiert wird.
  4. Regelkreisschaltung nach Anspruch 3, die ferner eine Steuerung zum Steuern des Betrags des Verzögerungsinkrements oder -dekrements zwischen sukzessiven Übergängen umfasst, um die Frequenz des Ausgangssignals relativ zur Frequenz des Taktsignals zu steuern.
  5. Regelkreisschaltung nach Anspruch 4, die ferner einen Eingang zum Empfangen eines Eingangssignals umfasst, wobei die Steuerung ausgelegt ist zum Steuern des Betrags des Verzögerungsinkrements oder -dekrements in Abhängigkeit vom Eingangssignal, um das Ausgangssignal zu modulieren.
  6. Regelkreisschaltung nach einem der Ansprüche 3 bis 5, wobei die Amplitude des Sägezahnmusters der Differenz zwischen dem Minimalverzögerungswert und dem Maximalverzögerungswert entspricht.
  7. Regelkreisschaltung nach einem der vorhergehenden Ansprüche, wobei die Rückkopplungsschaltkreise ausgelegt sind zum Steuern der Amplitude des Sägezahnmusters, um so den Wert des Vergleichssignals am Umlaufpunkt zu minimieren.
  8. Regelkreisschaltung nach Anspruch 7, wobei die Amplitude des Sägezahnmusters gesteuert wird, um so gleich einer Periode des Ausgangssignals zu sein.
  9. Regelkreisschaltung nach einem der vorhergehenden Ansprüche, die ferner einen Sägezahngenerator zum Erzeugen eines Sägezahnsignals zum Steuern der Verzögerungszelle umfasst.
  10. Regelkreisschaltung nach Anspruch 9, die ferner ein variables Verstärkungselement zum Anwenden eines variablen Verstärkungsfaktors auf das Sägezahnsignal umfasst, wobei die Rückkopplungsschaltkreise ausgelegt sind zum Steuern des variablen Verstärkungsfaktors in Abhängigkeit vom gemessenen Vergleichssignal.
  11. Regelkreisschaltung nach einem der vorhergehenden Ansprüche, wobei die Servoschleife ein Torschaltungselement zum Torschalten des Vergleichssignals an einem Umlaufpunkt des Sägezahnmusters umfasst.
  12. Regelkreisschaltung nach Anspruch 11, wobei die Rückkopplungsschaltkreise ferner umfassen: einen Integrierer zum Integrieren des torgeschalteten Vergleichssignals; und einen Komparator zum Vergleichen des integrierten torgeschalteten Vergleichssignals mit einer oberen und unteren Schwelle und Vergrößern oder Verkleinern der Amplitude des Sägezahnmusters gemäß dem Vergleich.
DE102013019646.9A 2012-11-30 2013-11-22 Regelkreisschaltungen und Verfahren Withdrawn DE102013019646A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/691,650 US8773181B2 (en) 2012-11-30 2012-11-30 Locked loop circuits and methods
US13/691,650 2012-11-30

Publications (1)

Publication Number Publication Date
DE102013019646A1 true DE102013019646A1 (de) 2014-06-05

Family

ID=49553376

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013019646.9A Withdrawn DE102013019646A1 (de) 2012-11-30 2013-11-22 Regelkreisschaltungen und Verfahren

Country Status (3)

Country Link
US (1) US8773181B2 (de)
DE (1) DE102013019646A1 (de)
GB (1) GB2508478A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670939B (zh) * 2018-12-03 2019-09-01 新唐科技股份有限公司 具有校正功能的延遲線電路及其校正方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090033376A1 (en) 2007-07-31 2009-02-05 John Paul Lesso Locked loop circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3165068D1 (en) 1980-08-30 1984-08-30 Bp Nutrition Method of feeding ruminants
US4636747A (en) 1985-03-11 1987-01-13 Ifr, Inc. System and method for wideband, continuous tuning of an oscillator
JP2947192B2 (ja) * 1996-12-05 1999-09-13 日本電気株式会社 Pll回路
GB2452748A (en) 2007-09-13 2009-03-18 Cambridge Silicon Radio Ltd Digital phase locked loop
GB0804337D0 (en) 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Dual phase detector phase-locked loop
GB0804340D0 (en) 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge pump for a phase-locked loop
GB0804338D0 (en) 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Phase-locked loop
GB0804341D0 (en) 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge pump for a phase-locked loop
GB0804339D0 (en) 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Phase-locked loop
GB0804342D0 (en) 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge transfer in a phase-locked loop
GB0805812D0 (en) 2008-03-31 2008-04-30 Cambridge Silicon Radio Ltd Phase locked loop modulation
GB2467379B (en) 2009-02-03 2013-05-22 Cambridge Silicon Radio Ltd Phase-locked loop
GB2469473A (en) 2009-04-14 2010-10-20 Cambridge Silicon Radio Ltd Digital phase locked loop
GB2483898B (en) 2010-09-24 2015-07-22 Cambridge Silicon Radio Ltd Injection-locked oscillator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090033376A1 (en) 2007-07-31 2009-02-05 John Paul Lesso Locked loop circuit

Also Published As

Publication number Publication date
US20140152359A1 (en) 2014-06-05
GB201317004D0 (en) 2013-11-06
GB2508478A (en) 2014-06-04
US8773181B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
EP1362413B1 (de) Abgleichverfahren und abgleicheinrichtung für pll-schaltung zur zwei-punkt-modulation
DE69929339T2 (de) Verfahren zum einstellen der bandbreite eines phasenregelkreises
DE69828239T2 (de) Selbstkalibrierender Phasenregelkreis
DE19922805C2 (de) Taktsignalsynthetisierer
EP0406469B1 (de) Digitale Steuerschaltung für Abstimmsysteme
DE102014103092A1 (de) Bipolarer Zeit-Digital-Wandler
DE102013013194A1 (de) Automatische Schleifenbandbreitenkalibrierung für eine digitale Phasenregelschleife
DE102014104758A1 (de) Phasenregelkreis und Verfahren zum Betreiben eines Phasenregelkreises
DE102012022175A1 (de) Phasendetektion mit zwei Betriebsarten
DE2836723A1 (de) Zeitsteuerschaltung
DE3210048A1 (de) Impulsverzoegerungskompensation fuer frequenzsynthetisierer
DE2515969B2 (de) Mehrkanalgenerator
DE102019106333A1 (de) Erzeugung schnell einschwingender rampen mittels einer phasenregelschleife
WO1998045950A1 (de) Digitale afc-einstellung durch reziproke dds
DE102017100148B4 (de) Detektion und Verringerung einer Nichtlinearität eines Phaseninterpolators
EP0166749B1 (de) Phasenregelkreis
DE102011003736A1 (de) Messsignal-Korrekturvorrichtung und Verfahren zur Korrektur eines Messsignals
DE2646147A1 (de) Digitale phasenvergleichsanordnung
DE60125764T2 (de) Lineare digitale phasendetektion ohne toten bereich
DE102013019646A1 (de) Regelkreisschaltungen und Verfahren
DE3028945C2 (de) Abstimmeinrichtung mit phasensynchronisierter Schleife und Maßnahmen zur automatischen Feinabstimmung
EP1565990A1 (de) Frequenzgenerator
DE60208597T2 (de) Volldigitale Phasenregelschleife und Schaltung zu deren Verwendung
DE3538858A1 (de) PLL-Frequenzsynthesizer
DE2735031C3 (de) Phasenregelkreis

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: QUALCOMM TECHNOLOGIES INTERNATIONAL, LTD., GB

Free format text: FORMER OWNER: CAMBRIDGE SILICON RADIO LIMITED, CAMBRIDGE, CAMBRIDGESHIRE, GB

R082 Change of representative

Representative=s name: MAUCHER JENKINS, DE

Representative=s name: OLSWANG GERMANY LLP, DE

Representative=s name: MAUCHER JENKINS PATENTANWAELTE & RECHTSANWAELT, DE

R082 Change of representative

Representative=s name: MAUCHER JENKINS, DE

Representative=s name: MAUCHER JENKINS PATENTANWAELTE & RECHTSANWAELT, DE

R005 Application deemed withdrawn due to failure to request examination