dsPIC-Connectorboard – Eine erste Testplatine

Der dsPIC33CK256MP202-Signalprozessor wurde im Rahmen dieses Projekts als völlige Neuerung eingeführt. Um sämtliche Grundfunktionen und später benötige Spezialfunktionen ausgiebig testen zu können, wurde das Connectorboard entwickelt. Das Connectorboard dient als einfach zu debuggende Schnittstelle zwischen dem Mikroprozessor und einem Steckbrett, auf dem Versuchsaufbauten durchgeführt werden können. Dabei sind auf dem Board nur die für den Betrieb des Prozessors unabdingbare Komponenten angebracht. Dazu zählen entsprechende Entkopplungsglieder, eine Programmier- und Versorgungsschnittstelle und eine Weiterleitung der Funktionspins des Prozessors an eine mit einem Steckbrett kompatible Pinleiste.

Der Schaltplan der Testplatine ist in der folgenden Abbildung zu sehen. Das Eagle-Modell des dSPIC wurde von der Microchip-Website des Prozessors als BSDL-Datei heruntergeladen und importiert.

Die Kondensatoren C₁, C₂ und C₃ dienen der Entkopplung jeweils eines der 3 V_DD/V_SS-Versorgungspaare. Der nMCLR-Pin ist über die Widerstände R₁ und R₂ mit der Versorgungsspannung verbunden. Das ist notwendig, da ansonsten der Prozessor dauerhaft zurückgesetzt wird. Zusätzlich ist der nMCLR über den Jumper JP1 mit dem Kondensator C₄ entkoppelbar. Der Jumper dient dazu, C₄ während des Programmiervorganges trennen zu können, da der nMCLR während dem Programmieren schnell geschaltet wird. Die Kapazität von C₄ würde dies negativ beeinflussen. Der Widerstand R₁ dient in diesem Glied der Strombegrenzung von C₄ in den Prozessor.

Die Pinleiste JP4 ist für die Einspeisung der Versorgungsspannung von 3,3V gedacht. Zwar besteht die Option, den Prozessor vom PICKIT3 aus zu versorgen, allerdings ist diese Methode fehleranfälliger als eine externe Spannungsquelle. Das PICKIT3 selbst wird zum Programmieren an JP2 angeschlossen, welcher den mit den entsprechenden Programmier-Pins des dsPIC verbunden ist. Pin 6 wird nicht benötigt, dieser ist nur für die hier nicht verwendete Methode des Low-Voltage-Programming zu verwenden.

Auf JP3 sind alle verbleibenden, nicht in der Grundkonfiguration des Prozessors belegten Pins verbunden. Das erlaubt eine einfache Verbindung von externen Schaltelementen mit der Hardware des Prozessors.

Das Layout der Platine wird in der nächsten Abbildung gezeigt. Alle Leiterbahnen befinden sich auf der Oberseite, um den Fertigungsaufwand gering zu halten. Die Entkoppelkondensatoren sind dem Datenblatt des Prozessors entsprechend nahe den dsPIC-Terminals platziert.

Die Pinleiste JP3, welcher direkt auf das Steckbrett eingesteckt werden kann, befindet sich auf der linken Seite. Um eine Kollision zwischen Hardwareelementen zu vermeiden, befinden sich alle restlichen Steckverbinder auf der rechten Platinenseite.

Um die Platine zumindest ansatzweise gegen Störungen zu schützen und Material zu sparen, wurde eine Massefläche um das Layout herumgelegt. Um entsprechend hohe Datenraten bei beispielsweise einer SPI-Übertragung zu erzielen, müssen jedoch auch die einzelnen Leitungen mit schützenden Masseflächen umgeben sein. Das ist hier aufgrund des erhöhten Entwicklungsaufwandes nicht der Fall, womit die Platine nur für das allgemeine Testen von Funktionen, nicht aber für Tests von hohen Übertragungsraten oder Signalfrequenzen geeignet ist.

Das Datum der Fertigung der Testplatine ist auf den 01.10. angesetzt.