Bis 260 °C löten mit anschließender erhöhter Temperaturzyklenfestigkeit

Automotive-MOSFET-Gehäuse für bleifreie Reflow-Lötprozesse

26. September 2006, 18:42 Uhr | Jean-Philippe Boeschlin

Um die Richtlinien der „Restriction of use of Hazardous Substances“ (RoHS) und „Waste Electronic and Electrical Equipment“ (WEEE) zu erfüllen, werden die bleihaltigen Lote auf Platinenebene durch bleifreie Lote ersetzt. Der höhere Schmelzbereich dieser bleifreien Lote bedeutet erhöhten thermischen Lötstress auf die elektronischen Bauteile. Dafür benötigt man ein neues Gehäuse.

Bis 260 °C löten mit anschließender erhöhter Temperaturzyklenfestigkeit

Um die Richtlinien der „Restriction of use of Hazardous Substances“ (RoHS) und „Waste Electronic and Electrical Equipment“ (WEEE) zu erfüllen, werden die bleihaltigen Lote auf Platinenebene durch bleifreie Lote ersetzt. Der höhere Schmelzbereich dieser bleifreien Lote bedeutet erhöhten thermischen Lötstress auf die elektronischen Bauteile. Dafür benötigt man ein neues Gehäuse.

Die Nutzung eines Hochtemperatur-Chip-Lots ist nicht die einzige notwendige Änderung für ein bleifreies Gehäuse. Der Lötstress, kombiniert mit den Temperaturzyklen in der Applikation, kann zu Gehäusefehlern und, je nach Schwere, zu Bauteilfehlern führen. In diesem Artikel wird dargestellt, welche typischen Gehäusefehler vorkommen können, welche weiteren Maßnahmen notwendig sind und welche Vorteile sich durch Infineons Robust-Packages für Automotive-MOSFETs ergeben.

Diskrete elektronische Bauteile für Automobilanwendungen müssen die von der internationalen Automobilindustrie anerkannte Norm AEC-Q101 erfüllen. In dieser Norm werden Qualifizierungstests aufgelistet, die auf bestimmte Fehlermechanismen zielen. Die zu testenden Bauteile werden zuerst einem so genannten Preconditioning unterzogen. Es geht dabei darum, die Lagerung beim Kunden – eventuell auch mit Feuchteinflüssen – sowie eine dreifache Reflow-Lötung auf Platinenebene gemäß einem definierten Profil (siehe Norm JEDEC J-STD-020C) mit entsprechenden Peak-Temperaturen und Temperaturgradienten zu simulieren. Der Lötprozess wird dreimal durchgeführt, um die mögliche mehrseitige Bestückung der Platine zu simulieren. Für konventionelle Lote auf Platinenebene (wie z.B. Sn37Pb) mit typischen Schmelzbereichen ab 180 °C beträgt die maximale Peak-Temperatur 225 °C. Diese maximale Peaktemperatur erhöht sich nun auf 260 °C, da die Lote für bleifreie Prozesse (z.B. Sn4Ag) einen höheren Schmelzbereich haben (typischerweise ab 220 °C, siehe Bild 1).

51ah0501.jpg
Bild 1: Schmelzbereich und maximal erlaubte Reflow-Temperatur der Lote auf Platinenebene.

Diese um ca. 35 K höhere Löttemperatur vergrößert den Lötstress auf die Bauteile und kann aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten zwischen Pressmasse, Siliziumchip und Kupfer-Leadframe (ca. 50 ppm/K für die Pressmasse über 200 °C, 3 ppm/K für Si und 17 ppm/K für Cu) zur Bildung von Pressmassen-Delamination führen. Delamination ist ein Luftspalt zwischen zwei Grenzflächen, in diesem Fall zwischen der Pressmasse und den anderen Bauteilebenen wie zwischen Pressmasse und Chip, Pressmasse und Lead°frame, Pressmasse und Pins, Leadframe und Lot oder Lot und Chip.

Delamination zieht nicht notwendigerweise einen Bauteileausfall nach sich, aber die Folgeschäden können fatal sein. Je nach Ausmaß dieser Delamination kann es beispielsweise zu erhöhten Leckströmen, Einsatzspannungsdrift oder Kurzschlüssen bis hin zur Bonddrahtabhebung auf dem Chip oder auf dem Pin führen (Bild 2). Falls vorhanden, kann sich diese Delamination während der Lebensdauer aufgrund der thermischen Zyklen in der Applikation weiter verschlimmern. Delamination fördert auch die Lotermüdung, die einer Erhöhung des thermischen Widerstandes Junction to Case Rth(JC) zur Folge hat. Auf dem rechten Teil des Bildes 2 sieht man ein ermüdetes Chip-Lot. Die Struktur des Lots ist grobkörnig. Man sieht auch Delamination zwischen Lot und Chip. Dies wiederum führt während einer elektrischen Belastung zu höheren Peak-Temperaturen, die die Delamination beschleunigt usw. Dieser Teufelskreis kann im Extremfall zum Ausfall des Bauteils führen.

51ah0502.jpg
Bild 2: Beispiele für Bond-Drahtabheber auf dem Chip, auf dem Pin und ermüdetes Chip-Lot.

Der Weg vom Standard zum Robust-Package

Der Chip selbst ist auf ein Kupfer-Leadframe gelötet. Der Schmelzbereich des Chip-Lots muss natürlich über dem des Lots auf Platinenebene liegen, sonst schmilzt beim Reflow-Löten der Chip wieder auf, was zu Lunkerbildung und somit zur Verschlechterung der elektrischen und thermischen Leitfähigkeit führen kann. Bei konventionellen Chip-Loten wie z.B. J-Alloy beginnt der Schmelzbereich bei 228 °C. Der Sicherheitsabstand bis zur maximal erlaubten Peak-Temperatur von 225 °C für konventionelle Lote beträgt nur 3 K. Die erste Änderung ist also die Benutzung eines Hochtemperatur-Chiplotes. Beim neuen Robust-Package fängt der Schmelzbereich des Chip-Lots bei 290 °C an. Der Sicherheitsabstand bis zur maximalen erlaubten Peak-Temperatur von 260 °C im bleifreien Lötprozess beträgt nun über 30 K. Diese Peak-Temperatur ist in der JEDEC-Norm J-STD-020C definiert und vom Gehäusevolumen und der Gehäusehöhe abhängig. Die Peak-Temperatur für ein Gehäuse D2PAK (P-TO263) beträgt gemäß Norm 245 °C. Das Robust-Package D2PAK von Infineon ist aber bis 260 °C qualifiziert worden. Dies vermeidet eine Wiederaufschmelzung des Chip-Lots während des Lötens auf der Platine und gibt eine größere Prozesssicherheit. Das Robust-Package ist auch kompatibel mit konventionellen Lötprozessen mit Peak-Temperatur unter 260 °C.

Ein Hochtemperatur-Chip-Lot alleine ist aber nicht ausreichend, um der hohen Zuverlässigkeitsanforderung der Automobilanwendung gerecht zu werden. Es geht vielmehr darum, die Delamination der Pressmasse und die Lotermüdung so gut wie möglich zu vermeiden. Diese Eigenschaft kann mit einem Pressmassenhaftvermittler erreicht werden. Dieser wird vor dem Einspritzen der Pressmasse auf alle metallischen Ebenen (Leadframe, Pins, Chip, Bond-Drähte) aufgebracht. Man muss sich ihn wie kleine Härchen vorstellen, die sich in der Pressmasse verkrallen. Denken Sie zum Vergleich an Kerzenwachs auf Fliesen. Es ist dann einfach, das Wachs wegzunehmen. Wenn aber Wachs auf einen Teppichboden fällt, ist es schwer zu entfernen. Derselbe Effekt wird mit dem Haftvermittler erzielt. Die Kontaktoberfläche zwischen Pressmasse und den anderen Ebenen ist vergrößert.

Um die „grünen“ Richtlinien (z.B. WEEE, RoHS) zu erfüllen, muss die Pressmasse frei von schädlichen Additiven wie Halogen sein, die als Flammhemmer wirken. Bei halogenfreien Pressmassen ist diese Funktion in der Regel durch phosphororganische Verbindungen, Metalloxide oder -hydroxide und -komplexe oder alternativ durch einen sehr hohen Füllgrad oder ein schwer entflammbares Harz mit hohem Füllgrad erfüllt. Das Infineon-Robust-Package hat eine solche „grüne“ halogenfreie Pressmasse. Die Unterschiede zwischen dem Standardgehäuse und dem Robust-Package sind in Bild 3 dargestellt.

51ah0503.jpg
Bild 3: Gehäuseänderungen beim Robust-Package.

  1. Automotive-MOSFET-Gehäuse für bleifreie Reflow-Lötprozesse
  2. Temperaturzyklentests mit dem Robust-Package

Jetzt kostenfreie Newsletter bestellen!